AMD 致力于將 CXL 內(nèi)存技術(shù)引入未來(lái)的消費(fèi)類 CPU

AMD 代表今天在公司的專家見面會(huì)網(wǎng)絡(luò)研討會(huì)上出人意料地透露：AMD 正在努力在未來(lái)三到五年內(nèi)將CXL 內(nèi)存技術(shù)引入其消費(fèi)類 CPU。這會(huì)將持久性內(nèi)存設(shè)備(如 SSD)帶到內(nèi)存總線上以提高性能。Compute eXpress Link (CXL) 通過(guò)將遠(yuǎn)程內(nèi)存設(shè)備與系統(tǒng) DRAM 放在同一個(gè)池中，從而提高性能、降低延遲和內(nèi)存擴(kuò)展能力?？梢詫⑵湟暈橥ㄟ^(guò)將 SSD 或更多內(nèi)存插入到插入 PCIe 或 M.2 端口的設(shè)備上來(lái)擴(kuò)展內(nèi)存。

與 Optane 不同，英特爾因采用率低而正在扼殺, CXL 已經(jīng)通過(guò)開放協(xié)議獲得了廣泛的行業(yè)支持，并且可以支持多種類型的存儲(chǔ)器。事實(shí)上，AMD 和 Intel以及許多其他公司正在共同制定新規(guī)范。

專家見面會(huì)涵蓋了廣泛的主題，包括 AMD 的 AM5 平臺(tái)、DDR5 內(nèi)存和 PCIe 5.0 SSD。主持人隨后開始提問(wèn)。針對(duì)為什么存儲(chǔ)設(shè)備沒(méi)有連接到內(nèi)存總線的問(wèn)題，AMD 高級(jí)開發(fā)經(jīng)理 Leah Schoeb 解釋說(shuō)，持久性內(nèi)存(如 SSD)和內(nèi)存目前使用不同的協(xié)議進(jìn)行通信，從而阻止了通信。

“[...]這并不是說(shuō)在未來(lái)，我們不會(huì)架起這種溝通的橋梁。這是我們正在研究使用 CXL 等技術(shù)的東西。所以你會(huì)在接下來(lái)找到，你知道的，三到五年后，你會(huì)首先在服務(wù)器領(lǐng)域看到它，但你會(huì)發(fā)現(xiàn)向下移動(dòng)到客戶端 [消費(fèi)者] 領(lǐng)域，我們可以確保內(nèi)存和存儲(chǔ)可以通過(guò) CXL 在同一總線上通信。”

主持人向群聯(lián)的技術(shù)營(yíng)銷高級(jí)經(jīng)理 Chris Ramseyer 詢問(wèn)公司是否有更多要補(bǔ)充的話題。

“嗯，老實(shí)說(shuō)，我正在接聽這件事。其中一些是和莉亞在一起的。我不確定我能真正付出多少。我們還沒(méi)有宣布這方面的任何事情。但我可以這么說(shuō)正在取得進(jìn)展。再說(shuō)一次，這將是另一個(gè)生態(tài)系統(tǒng)類型的項(xiàng)目，不僅僅是群聯(lián)，也不僅僅是 AMD 把它放在一起。我們都必須共同努力來(lái)做到這一點(diǎn)，并且在過(guò)去的幾年里，這些合作確實(shí)推動(dòng)了 PC [...]，”他評(píng)論道。

提醒一下，CXL 規(guī)范是一種開放的行業(yè)標(biāo)準(zhǔn)，在 CPU 和加速器(如 GPU、智能 I/O 設(shè)備、DPU 以及各種風(fēng)格的 DDR4/DDR5 和持久內(nèi)存)之間提供緩存一致的互連。互連允許 CPU 在與連接設(shè)備相同的內(nèi)存區(qū)域上工作，從而提高性能和電源效率，同時(shí)降低軟件復(fù)雜性和數(shù)據(jù)移動(dòng)。

但是，該協(xié)議需要主機(jī) CPU 和連接設(shè)備中的專用芯片才能運(yùn)行，例如內(nèi)存、持久內(nèi)存、GPU 或其他加速器。這需要將該功能嵌入芯片中，并且與任何新技術(shù)一樣，CXL 需要一些時(shí)間才能成熟。

不過(guò)，第一款支持 CXL 的處理器指日可待：英特爾的 Sapphire Rapids和AMD 的 EPYC Genoa將附帶圍繞 PCIe 5.0 接口構(gòu)建的規(guī)范的早期修訂版。仍在開發(fā)中的 CXL 規(guī)范的新修訂版將支持 PCIe 6.0 和更復(fù)雜的功能，例如內(nèi)存共享和池。AMD 將于11 月 10 日在直播中展示其 EPYC Genoa 服務(wù)器芯片，而 Sapphire Rapids 預(yù)計(jì)將于明年初上市，因此 CXL 技術(shù)正處于實(shí)際應(yīng)用的風(fēng)口浪尖。